Sintesi del progetto
FUTURE rappresenta un’evoluzione tecnologica dell’infrastruttura Monte Cimone e introduce una piattaforma RISC-V dedicata alla ricerca nel campo del supercalcolo. Il progetto permette di testare e validare software progettati per sistemi multinodo dotati di acceleratori e interconnessioni ad alta velocità, contribuendo allo sviluppo di un ecosistema aperto per HPC e applicazioni di intelligenza Artificiale.
Obiettivi
Mettere a disposizione di ICSC un cluster RISC-V che consenta di verificare capacità di calcolo in doppia precisione e in precisioni miste, valutare compatibilità con schede acceleratrici e studiare l’efficienza di nuove soluzioni destinate ai futuri Data Center.
Problemi e necessità
Il settore HPC richiede alternative architetturali più flessibili e meno dipendenti da ecosistemi chiusi. Per sostenere lo sviluppo di software e hardware aperti servono piattaforme sperimentali che permettano di validare prestazioni, interoperabilità e scalabilità dei sistemi RISC-V in scenari reali di calcolo distribuito.
Soluzioni sviluppate
Il progetto ha fornito un cluster composto da più nodi e acceleratori sperimentali basati su RISC-V, eseguendo test di compatibilità e valutazioni prestazionali. Le attività hanno incluso verifiche hardware, analisi termiche e sviluppo di driver per garantire un funzionamento stabile e riproducibile dell’intero sistema.
Impatti
La piattaforma sviluppata consente di comprendere come acceleratori integrabili direttamente sulle schede hardaware (PCIe) possano operare su server RISC-V, offrendo indicazioni utili per future infrastrutture di calcolo. L’efficienza energetica tipica di questa architettura apre la strada a dispositivi a minori consumi, dal settore consumer ai Data Center, rafforzando inoltre le prospettive europee di autonomia tecnologica nella progettazione dei chip.
Settori di applicazione
I risultati interessano il dominio Calcolo e Infrastrutture di Storage, con ricadute su Software, Intelligenza Artificiale, Industria e Future HPC, grazie alla possibilità di utilizzare architetture aperte e ottimizzabili per attività di ricerca, sperimentazione e progettazione hardware.
